Appl. No. 10/660,671 Doc. Ref.: **AO7** 



許 … 頭 13

ma49 = 7# 17#

特許庁長官 取 発明の名称

ディジタル計算機

発 明 者

東京都園分學市東巡ヶ郎 1°丁目 280 香地株式会社 日立装作所中央研究所內

节 位 第 句

人 題 出 稍 祥

m # 東京都千代田区丸の内一丁目5番1号

化 理 人

a 東京都千代田区丸の内一丁目5番1号 25式会社 日 立 製 作 所 内 電路東京 270-2111(大代戦)

t (7237) 方陶士 粉 田 利 . 発 . 5 🖰

19 日本国特許庁

# 公開特許公報

①特開昭 51-10746

④公開日 昭51. (1976) 1.28

②特願昭 47-81107

②出願日 昭49.(1974)7.17

審査請求 未請求

庁内整理番号 (4) よ

6341 56

52日本分類

7701F1 7701E1 7701H1 7701F8

49. 7

1 Int. C12.

906F 7/00 906F 7/00 906F 15/16

(全4頁)

明 細

発明の名称 ディジタル計算機

特許請求の範囲

命令後を処理するデイジタル計算機において、 命令語の演算を実行する命令実行ユニットが複数 個あり、それらが各々別々に命令語の処理可能と した時、各々の命令実行ユニットにおける演算結 果を命令語の順序とおりに処理するため、それら の演算結果を貯えておくキューレジスタと命令語 を順序とおり処理するための演算実行管理テーブ ルとそれらのレジスタとテーブルを制御する順次 実行制御英爾を具備することを特徴とするディジ タル計算機。

発明の詳細な説明

本発明は、命令語を処理するデイジタル計算機 に関するものである。

一般にディジタル計算機の構成は第1図のより になつている。第1図において1は主記憶藝費、 2は命令制御ユニット、3は記憶藝費制御ユニット、4は命令実行ユニットである。本発明はこれ 5の内、4に関するものである。

従来、命令田を高速に処理する方式として、パイプライン制御方式が知られている。この方式は命令の各実行段階を、別々の論理装置(ユニント)に分担させ一種の流れ作業を実施している。しかし、命令既の種類が幾つかあり、それらの命令語の処理時間は一定ではない。そのため、パイプライン制御方式のメリットがそこなわれることが多多ある。

そこで、命令制御ユニットでは、解説した命令語の知理時間を予測して、順次命令語の解説を行ない、命令実行ユニットに創御を移す時に、命令語に適した命令実行ユニットに移す。これは、本発明の対象外なので影響のもで、ためように、命令実行ユニットを投数個もつことにより、命令語の処理を早めようとするのである。しかし、命令語の処理を早めようとである。しかし、命令語は並んでいる原告のに要でする。といる、自ものであるため、このような部分で表に終した命令語の処理の方が、先に終了する

·特昭 昭51-10746(2)

場合がある(命令語により処理時間が一定でないため)。ところが、ここで命令語の処理の終了とは、汎用レジスタや、浮動小数点レジスタ、記憶装置への容込みが終了した時点でのことである。そこで、本発明はこれらのレジスタや、記憶装置に登込む以前の処理(演算語等での演算処理)が終了した時点で、その結果を一時貯えてかくことにより、承装の客込み処理だけは、命令語の並んでいる原香通りに行なかりとするものである。

以下、図面により詳細に説明する。、

)

第3 図は、本発明を適用した場合の命令実行ユニットのブロックダイアグラムである。 この図において、5、6、7 は命令の演算を実行する装置 (加算器、シフタ、乗算器、除算器等)である。 この図は例として3つの演算装置 (5、6、7)がある場合であるが、一般的には複数個である。5、6、7で演算実行が終了した時点で結果をキューレジスタ8 に移す。キューレジスタ8 と演算 実行管理テーブル11のフォーマットを第2 図に示す。8 は11で指定されたキューレジスタ番号

群の中のうち、該当するキューレジスタ番号を選択してそれに対応する連続番号(連続番号表示子)と演算が完了したか否かを示す演算完了表示ビット(演算が完了していれば、1°、していない場合は、0°)と5または6または7で演算された結果の入いるレジスタ(演算結果レジスタ)よりなり、また11は、連続番号(1~n:nは固定値)とその連続番号で示されるキューレジスタ番号の内容が有効か否かを示す有効ビットと、キューレジスタ番号よりなる。第2回では、8、11

の内容の一例を示してある。 つまり、8の中には、

11のキユーレジスタ番号のうちQ』と表示され

たものの連続番号がとりこまれている。また、連 統番号1だけは演算が終了し、演算結果レジスタ

ドセットされているととを示す。 第3図において、命令割御ユニット2より実行 すべき命令をどこの演算装置で実行させるかを示 す番号(つまり、キューレジスタ番号と等しいも の)がL1を通して、11にセットされる。11

の中でどとヘセツトするかは、L2の指示により

(つまり有効ピット)連続番号記憶レジスタ15 (第4回)の内容より大きい数字で母初に有効と ットが゜0゜のところを探し出して、そこにヰユ ーレジスタ番号をセットすると同時にその有効と ツトも 1 1 化する。110内容は、L5、L21、 L22を通して、原次実行制御装置10に送られ て、8の銃出し、11の更新の制御をする。5、 6、7の演算結果はLi2、Li4、Li6を通 して8に送られる。その際L11、L13、L15 を 1 \* とする。8 の中のどこにセットするかは Lgの制御による。L9のキューレジスタ番号と、 連続番号の制御により8 にセントする。 L 6、 L7、L8の状態をみて10で制御を行なつて . `L10の制御により、L17、L18、L19の **うち1本を選択してL20を通して、汎用レジス** タ、浮動小数点レジスタ、記憶装置書込みレジス 'タ毎(9)にセントする。

第4 図は、順次実行制御装置 1 0 の詳細図である。この図を使つて 1 0 の役割を説明する。 この図において、12、13、14、18、19、

`20、22、23はアンドゲート、21はオアゲ ート、15は連続番号配像レジスタ、1 fiは15 の内容を更新(+1)する回路、17は遅延線で ある。L21。L22を通じて、連続番号、有効 ピットが送られ、12でアンドが成立した時L23 · がオンとなり、 115を通してキューレジスタ番号 が送られ、13によりアンドが成立した時、L9 . がオンとなる。一方、14によりL9、L21、 L27のアンドがとれた時L10がオンとなり、 8より読出しを行なり。その際、22、23によ り、連続番号(16により更新された値を15よ り読出す)とキユーレジスタ番号をL3、L4を 通して、11に送る。また14のアンドが成立し ない時は、L10はオフとなり16に起励をかけ ないておく。またその時は、L28がオンとなり 17KLり1サイクル遅らせて、L29をオンと することにより12の制御を行なう。また一方、 L6、L2、L8はL5により制御して、18、 19、20のうち1つのアンド条件が成立して、 L24、L25、L26の内1つがオンとなり、

2 1 を通して L 2 7 が制御される。 これは、 演算 が終了しているか否かをチェックするためのもの である。


とのような装盤を具備することにより、複数個の命令実行ユニットをもつ計算機にむいて、演算 結果を独立に順次処理することにより、命令語の 高速処理が期待される。


#### 図面の簡単な説明

第1図は、一般的なディジタル計算機の構成、第2図は、本発明化特取的カキューレジスタと演算実行管理テーブルのフォーマットを示す図、第3図は、本発明を適用した場合の命令実行ユニットのプロックダイアグラム、第4図は本発明化特效的な順次実行創御装置の図である。

1;主記憶装置、2;命令制御ユニット、3; 記憶装置制御ユニット、4;命令集行ユニット、 8;キユーレジスタ、11;演算実行管理テーブ ル、10:顧次実行制御装置

代理人 弁理士 路田利会





発 明 者 東京都國分等市東流ヶ底1丁目280番地 株式会社 自立設作所中央研究所內

ì

药 迈 "

-350-

Kokai No.: S51-10746

Publication date: January 28, 1976

-- Application No.: S49-81109

Application date: July 17, 1974

Inventor: Shimoi Kenji

Applicant: Central Research Laboratory, Hitachi Ltd.

### Specification

[Title of the Invention]

Digital Computer

#### [Claims]

In a digital computer which processes instruction word, a digital computer comprises;

plural of instruction execution units to execute computing of instruction word,

when each of plural of instruction execution units can execute an instruction word respectively,

a queue register for storing computing results for processing a computing result at each instruction execution unit in an instruction words order,

a computing execution control table to process instruction words in the order, a sequential execution control device for controlling the table and the register.

## [Detailed description of the Invention]

The present invention is related to a digital computer to process an instruction word.

Generally, a structure of digital computer is as shown in Fig.1. In Fig.1, numeral 1 denotes a main memory, numeral 2 denotes an instruction control unit, numeral 3 denotes a memory device control unit, and numeral 4 denotes an instruction execution unit. The present invention is related to the instruction execution unit denoted by numeral 4.

In the past, a pipe-line control method has been known as a method to process an instruction words at a high speed. In this method, each execution step of an instruction is assigned to different logical units to perform a kind of assembly-line. However, there are several types of instruction word, and processing time of each instruction word is different from each other. Then, merits of the pipe-line control method are often reduced.

Consequently, in the instruction control unit, sequential instruction words are decoded with estimating a processing time of a decoded instruction word, and when the control is shifted to the instruction execution unit, an instruction word is sent to the most appropriate instruction unit for the instruction word. As that is out of the scope of the present invention, explanation is omitted. As mentioned above, this is a method to speed up processing of instruction words with placing plural of instruction execution units. However, as instruction words should be executed in a order of arrangement, when this method is applied, processing of an instruction word decoded later is sometimes completed before processing of an instruction word decoded earlier (as a processing time varies according to an instruction word). Wherein, completing of processing of an instruction words means completing of writing in a general register, a floating point register and a storage device. Then, the present invention performs the last writing process in the order of arrangement of instruction words with storing results temporally when a process before the writing process (computing with a computing unit and so on) is completed.

Hereinafter, the present invention is explained in detail with drawings.

Fig.3 is a block diagram of an instruction execution unit to which the present invention is applied. In the figure, numerals 5, 6, 7 denote devices executing computing of instructions (an accumulator, a shifter, a multiplier, a divider and so on). Though this drawing shows a case of three computing units, generally plural of computing units are placed. When execution of computing is completed at 5, 6, 7, results are sent to a queue register 8. A format of queue register 8 and a computing execution control table 11 is shown in Fig.2. A part denoted by numeral 8 includes a sequential number (sequential number displayer) corresponding to a selected queue register number among a group of queue register numbers set by 11, a computing completion bit (when computing has been completed "1", when computing has not been completed "0"), and a register (computing result register) to store a result computed by 5, 6 or 7, a part denoted by numeral 11 includes a sequential number (1 to n: n is a fixed value), a valid bit to indicate whether contents of

a queue register number are valid, and a queue register number. Fig.2 shows an example of contents of 8 and 11. That is, a sequential number of a queue register number only displayed as  $Q_2$  among queue register numbers of 11 is taken into 8. And also, it is shown that computing of only sequential number 1 has been completed and a result is set into the computing result register.

In Fig.3, a number to indicate what computing unit executes an instruction to be executed (that is, an equivalent number to the queue register number) is set by an instruction control unit 2 to 11 through L<sub>1</sub>. Among 11, the place where the number to be set to is decided in a manner that a place having larger value than contents of the sequential number storing register 15 (Fig.4) and the first valid bit is "0" is found according to the instruction of L<sub>2</sub> (that is, a valid bit), and the queue register number is set to there and the valid bit is also set to "1". The contents of 11 are sent to the sequential execution control device 10 through L<sub>5</sub>, L<sub>21</sub>, and L<sub>22</sub> to read out 8 and to control updating of 11. Computing results of 5, 6, and 7 are sent to 8 through L<sub>12</sub>, L<sub>14</sub>, and L<sub>16</sub>. At that time, L<sub>11</sub>, L<sub>13</sub>, and L<sub>15</sub> are set to "1" respectively. Where to be set among 8 is controlled by Lo. Setting to 8 is performed according to a queue register number of L<sub>9</sub> and controlling of the sequential number. Controlling is performed at 10 according to states of L<sub>6</sub>, L<sub>7</sub>, and L<sub>8</sub>, and one of L<sub>17</sub>, L<sub>18</sub>, L<sub>19</sub> is selected with controlling of L<sub>10</sub>, then setting is performed on a general register, a floating point register and a storage writing register and so on (9) through  $L_{20}$ .

Fig.4 is a detailed drawing of the sequential execution control device 10. The role of 10 is explained with Fig.4.

In this figure, numerals 12, 13, 14, 18, 19, 20, 22, and 23 denote an AND gate respectively, 21 denotes an OR gate, 15 denotes a sequential number storage register, 16 denotes a circuit to update (+1) contents of 15; and 17 denotes a delay line. The sequential number and the valid bit are sent through L<sub>21</sub> and L<sub>22</sub>, and when AND is effected at 12, L<sub>23</sub> becomes to be ON, and the queue register number is sent through L<sub>5</sub>, and when AND is effected at 13, L<sub>9</sub> becomes to be ON. On the other hand, when AND among L<sub>9</sub>, L<sub>21</sub>, and L<sub>27</sub> is effected at 14, L<sub>10</sub> becomes to be ON, 8 performs reading. At that time, the sequential number (reading out an updated value by 16 from 15) and the queue register number are sent from 22-and 23 to 11 through L<sub>3</sub> and L<sub>4</sub>. When AND is not effected at 14, L<sub>10</sub> becomes to be OFF for not starting 16. At that time, L<sub>28</sub> becomes to be ON, and L<sub>29</sub> is turned to ON delaying one

cycle from 17 for controlling 12. On the other hand,  $L_6$ ,  $L_7$ , and  $L_8$  are controlled with  $L_5$ , an AND condition for one of 18, 19, and 20 is effected, one of  $L_{24}$ ,  $L_{35}$ , and  $L_{26}$  becomes to be ON, and  $L_{27}$  is controlled through 21. This is for checking whether computing has been completed.

By placing a device above mentioned, in a computer having plural of instruction execution units, high speed processing of instruction words is expected with processing computing results independently and sequentially.

Brief Description of the Drawings

Fig.1 shows a structure of general digital computer.

Fig.2 is a drawing to show a format of a queue register and a computing execution control table according to the present invention.

Fig.3 is a block diagram of an instruction execution unit according to the present invention.

Fig.4 shows a sequential execution control device according to the present invention.

- 1: main memory device
- 2: instruction control unit
- 3: memory device control unit
- 4: instruction execution unit
- 8: queue register
- 11: computing execution control table
- 10: sequential execution control device